메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers (구)정보과학회논문지 정보과학회논문지 제15권 제5호
발행연도
1988.10
수록면
459 - 470 (12page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 병렬처리 시스템의 성능에 영향을 주는 중요 요소들 중 프로세서간의 통신 메카니즘이 미치는 영향에 관하여 연구하였다. 이 연구를 위하여 MIMD 구조를 갖는 병렬 컴퓨터 아키텍취가 설계되었으며, 이 아키텍취의 성능을 분석하기 위한 시뮤레이터를 개발하였고, 시뮤레이터를 이용하여 여러 조건하에서의 시스템의 성능을 측정하였다. 실험 결과에 따르면 프로세서간의 통신 메카니즘이 전체 시스템의 성능에 미치는 영향이 매우 큰 것으로 나타났다.

목차

요약

ABSTRACT

1. INTRODUCTION

2. A/V-bus system architecture

3. Simulator Development

4. Simulation and Analysis

5. Conclusions

REFERENCES

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017775912